A Samsung apresentou o protótipo do V10 Bonding V-NAND (BV-NAND) e os primeiros modelos conceituais do setor das arquiteturas zHBM e zNAND-O na conferência Future of Memory and Storage (FMS) realizada em Santa Clara, Califórnia, EUA. O chip BV-NAND possui mais de 400 camadas e adota uma nova arquitetura de colagem de wafers para aumentar a densidade e o desempenho da memória. Em comparação com o V9 NAND da geração anterior, ele oferece densidade de memória aproximadamente 58% maior, além de melhorias significativas no desempenho de leitura, gravação e E/S, atendendo às demandas de sistemas de IA por soluções de memória de maior capacidade e mais eficientes energeticamente.
Para as arquiteturas zHBM e zNAND-O, a Samsung obtém maior capacidade de dados em uma área menor ao empilhar verticalmente as células de memória. Diferente da HBM convencional, que é empacotada lado a lado com os processadores de IA, a zHBM empilha a memória verticalmente sobre o acelerador de IA, encurtando as distâncias de transferência de dados, aumentando a largura de banda e melhorando a eficiência energética. A Samsung afirmou que sua tecnologia de colagem de wafers deve oferecer mais de 10 vezes a densidade de memória da HBM5 convencional, melhorar a eficiência energética em 3 vezes e reduzir a resistência térmica em mais da metade.
![[CPCA: De 1 a 31 de julho, as vendas no varejo do mercado nacional de veículos de passageiros de nova energia atingiram 970 mil unidades, queda de 2% em relação ao ano anterior]](https://imgqn.smm.cn/usercenter/JYbQQ20251217171736.jpg)

![[Tesla: Terafab planeja lançar no Texas, visando mais de 1 terawatt de poder computacional por ano]](https://imgqn.smm.cn/usercenter/fNuSg20251217171735.jpg)
