[CPCA : Du 1er au 31 juillet, les ventes au détail de véhicules particuliers à énergie nouvelle sur le marché national ont atteint 970 000 unités, en baisse de 2 % sur un an.]

Samsung a dévoilé le prototype de V-NAND à liaison V10 (BV-NAND) ainsi que les premiers modèles conceptuels de l’industrie des architectures zHBM et zNAND-O lors de la conférence Future of Memory and Storage (FMS) à Santa Clara, en Californie, aux États-Unis. La puce BV-NAND comporte plus de 400 couches et adopte une nouvelle architecture de liaison de wafers pour améliorer la densité et les performances de la mémoire. Par rapport à la génération précédente V9 NAND, elle offre une densité mémoire supérieure d’environ 58 %, avec des gains significatifs en lecture, écriture et performances E/S, répondant aux besoins des systèmes d’IA en solutions mémoire de plus grande capacité et plus économes en énergie. Pour les architectures zHBM et zNAND-O, Samsung obtient une capacité de données accrue dans un encombrement réduit en empilant verticalement les cellules mémoire. Contrairement à la mémoire HBM classique, conditionnée côte à côte avec les processeurs d’IA, la zHBM empile la mémoire à la verticale au-dessus de l’accélérateur d’IA, réduisant ainsi les distances de transfert, augmentant la bande passante et améliorant l’efficacité énergétique. Samsung a indiqué que sa technologie de liaison de wafers devrait offrir une densité mémoire plus de 10 fois supérieure à celle de la HBM5 conventionnelle, améliorer l’efficacité énergétique d’un facteur 3 et réduire la résistance thermique de plus de moitié.

Le journaliste technologique indépendant Tim Culpan a souligné que les plaquettes de processeur A20 Pro produites par le processus N2 de TSMC affichent un bon rendement et une capacité suffisante, la production de processeurs étant pratiquement prête, et que ce processus n'est pas un goulot d'étranglement affectant les livraisons d'iPhone. Cependant, en raison d'une grave pénurie d'approvisionnement en DRAM, les plaquettes de processeur terminées ne peuvent pas être encapsulées par la suite, ce qui entraîne une accumulation de stocks et exerce une pression sur les stocks d'Apple et de sa chaîne d'approvisionnement. À quelques semaines de la sortie de la série iPhone 18 et de l'iPhone Ultra pliable, Apple et ses assembleurs de la chaîne d'approvisionnement cherchent urgemment à obtenir davantage de puces de DRAM mobiles. En ce qui concerne l'approvisionnement en DRAM, Apple compte actuellement principalement sur Micron Technology, tout en s'approvisionnant également auprès de SK Hynix et Samsung.

Tesla (TSLA.O) a annoncé que le projet « Terafab » a officiellement été implanté dans le comté de Grimes, au Texas. Initié conjointement plus tôt cette année par SpaceX et Tesla, il s’agit du plus grand plan de fabrication de puces au monde, visant à combler l’écart considérable entre les capacités actuelles d’approvisionnement mondial en puces et la demande future en puissance de calcul. En réalité, le prédécesseur de Terafab a posé sa première pierre en avril sur le campus nord de la Gigafactory du Texas — une nouvelle usine de R&D pour la fabrication de plaquettes. Le projet a désormais été officiellement modernisé et implanté dans le comté de Grimes, où il sera développé pour devenir une usine avancée de fabrication de plaquettes de semi-conducteurs. La demande combinée en puces de SpaceX et Tesla devrait dépasser 1 térawatt (TW) de capacité de calcul, une échelle qui dépasse de loin la capacité d’approvisionnement mondiale actuelle. Nous apprécions profondément nos fournisseurs actuels de puces et les encourageons à étendre leur capacité autant que possible, mais l’écart croissant entre l’offre et la demande à l’avenir est la raison d’être principale du projet Terafab. Terafab vise à fabriquer de nouvelles capacités de calcul à une échelle et une vitesse sans précédent. Le projet prévoit de construire une usine verticalement intégrée avec plus de 9,3 millions de mètres carrés d’espace de fabrication, couvrant la fabrication, l’assemblage et le test de puces logiques et mémoires avancées. Le regroupement de ces processus dans une seule installation facilite des améliorations itératives rapides et accélère le déploiement de nouvelles capacités de calcul.