Samsung đã công bố nguyên mẫu V10 Bonding V-NAND (BV-NAND) và các mô hình ý tưởng đầu tiên trong ngành về kiến trúc zHBM và zNAND-O tại hội nghị Future of Memory and Storage (FMS) tổ chức ở Santa Clara, California, Hoa Kỳ. Chip BV-NAND có hơn 400 lớp và áp dụng kiến trúc liên kết wafer mới để tăng cường mật độ bộ nhớ và hiệu suất. So với V9 NAND thế hệ trước, nó đạt mật độ bộ nhớ cao hơn khoảng 58%, cùng với những cải thiện đáng kể về hiệu suất đọc, ghi và I/O, đáp ứng nhu cầu của các hệ thống AI về giải pháp bộ nhớ dung lượng cao hơn, tiết kiệm năng lượng hơn.
Đối với kiến trúc zHBM và zNAND-O, Samsung đạt được dung lượng dữ liệu lớn hơn trong diện tích nhỏ hơn bằng cách xếp chồng các ô nhớ theo chiều dọc. Không giống như HBM thông thường được đóng gói song song với bộ xử lý AI, zHBM xếp chồng bộ nhớ theo chiều dọc lên trên bộ tăng tốc AI, nhờ đó rút ngắn khoảng cách truyền dữ liệu, tăng băng thông và nâng cao hiệu quả năng lượng. Samsung cho biết công nghệ liên kết wafer của họ dự kiến sẽ mang lại mật độ bộ nhớ cao hơn 10 lần so với HBM5 thông thường, cải thiện hiệu quả năng lượng gấp 3 lần và giảm hơn một nửa nhiệt trở.
![[CPCA: Trong tháng 7 (1-31/7), doanh số bán lẻ xe du lịch năng lượng mới toàn quốc đạt 970.000 chiếc, giảm 2% so với cùng kỳ]](https://imgqn.smm.cn/usercenter/JYbQQ20251217171736.jpg)
![[Công suất quy trình N2 của TSMC đủ nhưng thiếu DRAM, Apple iPhone 18 đối mặt áp lực dự trữ]](https://imgqn.smm.cn/usercenter/obeMy20251217171735.jpg)
![[Tesla: Terafab dự kiến ra mắt tại Texas, đặt mục tiêu đạt hơn 1 terawatt sức mạnh tính toán mỗi năm]](https://imgqn.smm.cn/usercenter/fNuSg20251217171735.jpg)
