A Samsung apresentou o protótipo do V10 Bonding V-NAND (BV-NAND) e os primeiros modelos conceituais do setor das arquiteturas zHBM e zNAND-O na conferência Future of Memory and Storage (FMS) realizada em Santa Clara, Califórnia, EUA. O chip BV-NAND possui mais de 400 camadas e adota uma nova arquitetura de colagem de wafers para aumentar a densidade e o desempenho da memória. Em comparação com o V9 NAND da geração anterior, ele oferece densidade de memória aproximadamente 58% maior, além de melhorias significativas no desempenho de leitura, gravação e E/S, atendendo às demandas de sistemas de IA por soluções de memória de maior capacidade e mais eficientes energeticamente.
Para as arquiteturas zHBM e zNAND-O, a Samsung obtém maior capacidade de dados em uma área menor ao empilhar verticalmente as células de memória. Diferente da HBM convencional, que é empacotada lado a lado com os processadores de IA, a zHBM empilha a memória verticalmente sobre o acelerador de IA, encurtando as distâncias de transferência de dados, aumentando a largura de banda e melhorando a eficiência energética. A Samsung afirmou que sua tecnologia de colagem de wafers deve oferecer mais de 10 vezes a densidade de memória da HBM5 convencional, melhorar a eficiência energética em 3 vezes e reduzir a resistência térmica em mais da metade.

![Reabastecimento ativo a jusante durante o feriado do Festival do Meio-Outono e do Dia Nacional impulsionou fortemente os prêmios à vista; espera-se que os prêmios caiam na próxima semana [Análise semanal do cobre catódico à vista no sul da China da SMM]](https://imgqn.smm.cn/usercenter/hsjMg20251217171712.jpg)
![Retiradas ativas de armazéns nos portos, estoque social de silício metálico em queda na comparação mensal [Estoque de silício SMM]](https://imgqn.smm.cn/usercenter/tfLay20251217171725.jpg)
